

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

(43) Date of publication of application: **19.06.98**

H04N 1/401
G06T 1/00
G06T 5/20


(22) Date of filing: 04.12.96

(72) Inventor: ISHIGAKI TATSUYA
NOBUE MAMORU

reducing the cost.

COPYRIGHT: (C)1998,JPO

SOLUTION: An image reader has a means 5 that acquires black data and white data for plural numbers of times per each picture element prior to reading a image by using a linear image sensor and averages the data to obtain black reference and white reference data for shading correction and a means 11 which conducts spatial filter processing to the read image data, after conducting shading correction processing. In this case, a memory 20 uses a 1st storage means that stores data after the data per each picture element are temporarily integrated in the case of averaging processing of the black and white data and a 2nd storage means in common that stores a 2-dimension image at a time of the spatial filter processing so as to reduce a circuit memory capacity and realize simplifying the circuit and



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-164363

(43) 公開日 平成10年(1998) 6月19日

(51) Int.Cl.⁶

識別記号

F I

H 0 4 N 1/401

H 0 4 N 1/40

1 0 1 A

G 0 6 T 1/00

G 0 6 F 15/64

4 0 0 D

5/20

15/68

4 0 0 A

審査請求 未請求 請求項の数 3 O L (全 9 頁)

(21) 出願番号 特願平8-323779

(22) 出願日 平成8年(1996)12月4日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 石垣 達哉

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 信江 守

大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74) 代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 画像読取装置

(57) 【要約】

【課題】 画像読取装置の画像補正処理において、黒基準データ及び白基準データ取得時の平均化演算処理や画像の空間フィルタ処理を、簡素かつ安価な回路構成で行うことを目的とする。

【解決手段】 1次元のイメージセンサを用いた画像の読取りに先立って予め黒データ及び白データを各画素あたり複数回取得し、平均化してシェーディング補正用の黒基準データ及び白基準データを得る手段5と、読取った画像データに対してシェーディング補正処理を行った後に空間フィルタ処理を行う手段11を有する画像読取装置において、前記黒データ及び白データの平均化処理の際に各画素あたりのデータを一時的に積算したのち記憶する第一の記憶手段と空間フィルタ処理時の2次元画像を記憶する第二の記憶手段をメモリ20で共用することで回路のメモリ量を低減し、回路の簡素化と低コスト化が実現できる。



【特許請求の範囲】

【請求項1】1次元のイメージセンサを用いた画像の読取りに先立って予め黒データ及び白データを各画素あたり複数回取得し平均化してシェーディング補正用の黒基準データ及び白基準データを得る手段と、読取った画像データに対してシェーディング補正処理を行った後に空間フィルタ処理を行う手段を有する画像読取装置において、前記黒データ及び白データの平均化処理の際に各画素あたりのデータを一時的に積算したのち記憶する第一の記憶手段と空間フィルタ処理時の2次元画像を記憶する第二の記憶手段を共用することを特徴とする画像読取装置。

【請求項2】黒データ及び白データの平均化処理と空間フィルタ処理で共用する記憶手段への画像入力を、シェーディング補正用の黒基準データ及び白基準データの生成時と画像読取動作時に切替える事を特徴とする請求項1記載の画像読取装置。

【請求項3】黒データ及び白データの平均化処理と空間フィルタ処理とで共用する記憶手段がFIFOメモリであることを特徴とする請求項1記載の画像読取装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、デジタル複写機、イメージスキャナ、ファクシミリなどに使用するシェーディング補正機能と空間フィルタ処理機能の両方を合わせ持つ画像読取装置に関するものである。

【0002】

【従来の技術】従来、1次元イメージセンサを用いた画像読取装置では、原稿を照射する光源ランプの配光特性や時間的光量変動、イメージセンサの画素の感度バラツキ、さらには光学系のcos θ 乗則等の特性の影響でシェーディング歪が存在し、画像を高画質で読取る為にはこの歪による画質劣化を補正する、いわゆるシェーディング補正は必須の画像補正処理である。

【0003】また、シェーディング補正演算に使用される黒基準データ及び白基準データは、ノイズ分が重畳されることによるシェーディングエラーを低減したり、補正用基準板の汚れ等に基づく誤動作を低減するために黒データ及び白データを複数回取得して平均化したものを使用する事が特開平4-304072号などで開示されている。

【0004】また、画像読取装置の光学系やイメージセンサの特性等で劣化した解像度の補正を行うMTF (Modulation Transfer Function) 補正、網点画像の入力の際に生じる周波数の干渉によるモアレ縞を除去するモアレ除去、画像に重畳したランダムノイズを低減する平滑化処理等、画像を高画質で読取る為にはこれらの空間フィルタ処理も非常に有効な処理であり、高画質での画像読取りには必須のものとなっている。

【0005】図4は1次元イメージセンサを用いた画像読取装置で画像読取りから空間フィルタ処理までのブロック図で、図において黒データを複数回取得し平均化して黒基準データを生成する場合は、図5のフローチャートで示すように、光源ランプの消灯時に1次元イメージセンサ1に入射光が無い場合の黒データを光電変換し、信号増幅器2やA/D変換器3を通り暗オフセット除去回路4の機能を使用せずに経由して基準データ平均化回路5に入力され、複数ライン分の黒データを積算用メモリ6で積算していき、設定されたライン数を積算した後平均化演算を行い黒メモリ7に記憶格納する。

【0006】つまり、主走査1ライン幅の黒データを複数ライン分取得して平均化したものを黒基準データとする。

【0007】同様に、白データを複数回取得し平均化して白基準データを生成する場合は、図6に示すフローチャートで示すように、1次元イメージセンサ1で所定の白基準原稿からの信号を読取って光電変換された白データは、信号増幅器2やA/D変換器3を通して暗オフセット除去回路4に入力され、予め取得した黒基準データが黒メモリ7から読み出され白データを減算する事で暗オフセット除去を行い、基準データ平均化回路5に入る。

【0008】ここで複数ライン分の暗オフセット除去を行った白データを積算用メモリ6で積算していき、設定されたライン数を積算した後平均化演算を行い白メモリ8に記憶格納する。

【0009】つまり、主走査1ライン幅の白データを複数ライン分取得して平均化したものを白基準データとする。

【0010】実際の画像読取時では、画像データが1次元イメージセンサ1からA/D変換器3を経由し暗オフセット除去回路4で予め取得しておいた黒基準データを黒メモリ7から読み出し減算される。

【0011】つぎにシェーディング補正回路9で予め取得しておいた白基準データを白メモリ8から読み出し、暗オフセット除去後の画像データとシェーディング演算が行われる。

【0012】その後画像データは γ 補正回路10で γ 変換を行い、空間フィルタ処理回路11で2次元メモリ12を使用しながらフィルタ演算を行い次段に戻される。

【0013】以上説明したように、シェーディング補正に使用する黒基準データ及び白基準データを取得する際に行う副走査方向に複数ラインの積算値を平均化する処理の場合、積算するデータを平均化するまで一時的に記憶しておくメモリが必要となる。

【0014】図7は基準データ平均化回路5の詳細ブロック図で、黒データまたは白データが加算回路13で初期時にクリアされている積算用メモリ6の内容00hと加算され、再び積算用メモリ6に記憶格納する。

【0015】これを予め設定されたライン数だけ繰り返して積算した後除算回路14で積算データを予め設定されたライン数で除算して平均化演算を行い、基準データ格納メモリ15に格納される。

【0016】基準データ格納メモリ15は、黒基準データを取得する際には図4で示す黒メモリ7、白基準データを取得する際には図4で示す白メモリ8にそれぞれ対応する。

【0017】また、画像に2次元の空間フィルタ処理を行う場合は2次元コンボリューション演算を行うために、副走査方向の連続した任意のライン数の画像を一度に演算する為の画像遅延用のメモリが必要である。

【0018】図8に示す5×5画素サイズの空間フィルタ処理を行う場合、1ライン分の遅延メモリ16～19が4個必要となる。

【0019】

【発明が解決しようとする課題】しかしながら上記従来の構成では、画像を高画質で読取る為に必要なシェーディング補正処理や空間フィルタ処理を同一の画像読取装置内で行う場合、黒データ及び白データの平均化の為の積算用メモリや空間フィルタの1ライン遅延メモリが数個必要となり、画像読取装置内で多数のメモリが必要となり、回路の規模拡大やコスト高につながるという課題を有していた。

【0020】本発明は上記従来の課題を解決するもので、黒基準データ及び白基準データ取得時の平均化演算処理や画像の空間フィルタ処理を、従来の回路よりも簡素かつ安価な構成で行うことを可能とした画像読取装置を提供することを目的とする。

【0021】

【課題を解決するための手段】この課題を解決するために本発明の画像読取装置は、1次元のイメージセンサを用いた画像の読取りに先立って予め黒データ及び白データを各画素あたり複数回取得し平均化してシェーディング補正用の黒基準データ及び白基準データを得る手段と、読取った画像データに対してシェーディング補正処理を行った後に空間フィルタ処理を行う手段を有する画像読取装置において、前記黒データ及び白データの平均化処理の際に各画素あたりのデータを一時的に積算したのち記憶する第一の記憶手段と空間フィルタ処理時の2次元画像を記憶する第二の記憶手段を共用することとを特徴とする。

【0022】

【発明の実施の形態】本発明の請求項1に記載の発明は、1次元のイメージセンサを用いた画像の読取りに先立って予め黒データ及び白データを各画素あたり複数回取得し平均化してシェーディング補正用の黒基準データ及び白基準データを得る手段と、読取った画像データに対してシェーディング補正処理を行った後に空間フィルタ処理を行う手段を有する画像読取装置において、前記

黒データ及び白データの平均化処理の際に各画素あたりのデータを一時的に積算したのち記憶する第一の記憶手段と空間フィルタ処理時の2次元画像を記憶する第二の記憶手段を共用するようにしたものであり、メモリ容量の削減という作用を有する。

【0023】請求項2に記載の発明は、黒データ及び白データの平均化処理と空間フィルタ処理で共用する記憶手段への画像入力を、シェーディング補正用の黒基準データ及び白基準データの生成時と画像読取動作時に切換えるようにしたものであり、メモリ共用による回路の簡易化という作用を有する。

【0024】請求項3に記載の発明は、黒データ及び白データの平均化処理と空間フィルタ処理とで共用する記憶手段をFirst In First Outメモリ（以下FIFOメモリと称す）としたものであり、一般的なSRAMに比ベアドレス制御が不要で、回路の簡略化という作用を有する。

【0025】以下本発明の実施形態について、図面を参照しながら説明する。図1は本発明の画像読取装置に係る画像処理部の構成を示すブロック図で、従来例と同一構成要素には同一符号が付してある。

【0026】図1で基準データ平均化回路5と空間フィルタ処理回路11で共用する記憶手段はメモリ20で示される。

【0027】またメモリ20を共用する詳細なブロック回路を図2に示す。ここで説明するシステムは、画像データが1画素あたり8ビット構成で空間フィルタ処理が5×5画素の2次元で行われる場合を想定する。

【0028】図2においてメモリ21～24は主走査1ライン分の記憶容量を持つFIFOメモリで、5×5画素のコンボリューション演算を行う為4ライン分を持つ。

【0029】メモリ23・24の入力はそれぞれセレクト25・26の出力に接続されている。

【0030】セレクト25・26の入力Aには図1で示す基準データ平均化回路5から黒データまたは白データの16ビット幅構成の積算データが上位8ビットデータ27と下位8ビットデータ28に分けられて入力される。

【0031】セレクト26の入力Bには図1で示す補正10の処理後の画像10aが入力され、セレクト25については1主走査幅だけ遅延した画像がメモリ24から入力される。

【0032】セレクト25・26の入力切換えは図3で示すタイミングチャートのセレクト信号の通り黒基準データ及び白基準データの取得時には入力Aが選択され、画像の空間フィルタ処理時には入力Bが選択されるように制御する。

【0033】ここで使用されるメモリは8ビット幅の主走査1ライン分の記憶容量を持つFIFOメモリを並列

に接続したものであり、黒データまたは白データの積算回数はこのメモリを2個並列に使用して16ビット構成にするため1画素あたり8ビット構成の画像の場合最大256回までの平均化がリアルタイムで可能となる。

【0034】画像の空間フィルタ処理の場合は、図2のセクタ25・26が入力Bに切り替わり、従来と全くかわらないコンボリューション演算が可能となる。

【0035】このように、従来空間フィルタに使用されているラインメモリを黒基準データ及び白基準データの平均化処理の際に共用する事で、平均化用の特別な積算用メモリを持つ必要がなく、またラインメモリを並列に使用するだけで積算回数を容易に増やす事が可能となりシェーディングエラーの低減効果をより一層向上する結果となる。

【0036】以上、画像データが8ビット構成で5×5画素の2次元空間フィルタ処理を行う例で説明したが、画像データが任意のビット幅であっても構わないし、空間の大きさも制限はない。

【0037】さらには前記の2つの処理で共用するメモリはラインメモリに限らず、アドレスコントロール機能

【0038】

【発明の効果】以上のように本発明は、黒基準データ及び白基準データを平均化するための積算用メモリと画像に空間フィルタ処理を行うためのメモリを共用する事で、画像読取装置の画像処理に関する回路のメモリ量を低減し回路の簡素化と低コスト化が実現できる。

【図面の簡単な説明】

【図1】本発明の一実施形態を示すブロック図

【図2】本発明の一実施形態の詳細ブロック図

【図3】各処理のメモリ占有時間を表わすタイミングチャート

【図4】従来の画像読取装置の画像処理部の構成を示すブロック図

【図5】黒基準データを取得するフローチャート

【図6】白基準データを取得するフローチャート


【図7】基準データ平均化回路5の一例を詳細に示すブロック図

【図8】空間フィルタ処理回路11を詳細に示したブロック図


【符号の説明】

- 1 1次元イメージセンサ
- 2 アナログ信号増幅器
- 3 A/D変換器
- 4 暗オフセット除去回路
- 5 基準データ平均化回路
- 6 積算用メモリ
- 7 黒基準データ格納メモリ
- 8 白基準データ格納メモリ
- 9 シェーディング補正回路
- 10 r補正回路
- 11 空間フィルタ処理回路
- 12 2次元メモリ
- 13 加算回路
- 14 除算回路
- 15 基準データ格納メモリ
- 16～19 ラインメモリ
- 20 共用メモリ
- 25・26 セクタ
- 30 21～24 ラインメモリ


【図7】




【図1】




【図3】




【図2】




【図4】



【図5】



【図6】



【図 8】

